МИКРОСХЕМА КА1835ВГ1
ТЕХНИЧЕСКОЕ ОПИСАНИЕ

1. НАЗНАЧЕНИЕ

1.1. Микросхема КА1835ВГ1 - контроллер клавиатуры, предназначена для использования в персональной микро-ЭВМ.

1.2. Микросхема характеризуется следующими параметрами:

2. УСТРОЙСТВО И РАБОТА

2.1. Назначение выводов микросхемы приведено в табл. 1.

2.2. Структурная схема микросхемы приведена на рис. 1.

2.3. Условные графическое обозначение микросхемы приведено на рис. 2.

2.4. Микросхема включает следующие основные блоки:
1) счётчик (CT);
2) дешифратор (DC);
3) кодер со схемой фиксации нажатия (CDBG);
4) счётчик битов с дешифратором (CTDC);
5) шестиразрядный регистр кода нажатой клавиши (RG);
6) мультиплексор (MUX);
7) устройство формирования запроса (FRG);
8) блок управления записью в запоминающее устройство (далее ЗУ) (COWR);
9) дешифратор адреса запоминающего устройства (DCA).
Счётчик (CT) предназначен для отсчёта циклов сканирования кода нажатой клавиши.
Дешифратор (DC) дешифрует код счётчика (CT).
Кодер со схемой фиксации нажатия клавиши (CDBG), предназначен для фиксации нажатия клавиши и кодирования номера возбужденного столбца матрицы.
Счётчик битов с дешифратором CTDC предназначены для отсчёта битов и подачи управляющих сигналов на мультиплексор MUX.
Регистр кода RG предназначен для хранения кода нажатой клавиши. Три старших разряда регистра кода RG хранят состояние счётчика CT, три младших разряда регистра кода RG хранят состояние выходов кодера CDBG.
Мультиплексор MUX коммутирует выходы регистра кода RG поочерёдно в соответствии с номером приходящего от CTDC импульса строба последовательных данных и выдаёт на линию D>. Устройство формирования запроса FRG производит запись кода нажатой клавиши в регистр кода RG.

2.5. Микросхема работает в одном из двух режимов:
1) контроллера клавиатуры
2) дешифратора
В режиме контроллера клавиатуры микросхема обеспечивает:
1) формирование и фиксацию кода нажатой клавиши, выдачу запроса на обслуживание;
2) защиту от дребезга при нажатии клавиши;
3) считывание и кодирование информации с матрицы клавиатуры восемь строк на восемь столбцов, в которой нажатие клавиши приводит к замыканию выбранных столбца и строки;
4) передачу кода нажатой клавиши в последовательном виде
В режиме дешифратора микросхема обеспечивает:
1) дешифрацию 4 × 15;
2) выработку сигналов записи информации в старший или младший или одновременно в оба байта оперативного запоминающего устройства (ОЗУ) в зависимости от сигналов МПИ по ГОСТ 26765.51-86.
Особенностью микросхемы является то, что в период ожидания все блоки микросхемы находятся в статическом состоянии. Микросхема самовозбуждается при нажатии любой из клавиши клавиатуры. В результате нескольких циклов автогенерации происходит определение и фиксация кода нажатой клавиши. Такая организация микросхемы позволяет исключить традиционное использование внешнего генератора для сканирования нажатой клавиши и обеспечить статический режим в период ожидания.

2.6. Начальную установку микросхемы проводят подачей напряжения низкого уровня на вход установки в исходное состояние SR.

2.7. Работа микросхемы в режиме контроллера клавиатуры.

Передача данных осуществляется в последовательном коде.
В момент нажатия клавиши происходит замыкание одного из выходов на клавишную матрицу KO1-KO8 с одним из входов с клавишной матрицы KI1/DE, KI2-KI8. При этом один из входов кодера CDBG устанавливается в состояние "логического нуля". При наличии хотя бы одного уровня "логического нуля" на входе кодера CDBG, последний вырабатывает сигнал низкого уровня, разрешающий работу дешифратора кода DC, в результате чего все выходы на клавишную матрицу KO1-KO8 устанавливаются в состояние "логической единицы", за исключением выхода, соответствующего коду, поступающему со счётчика CT.
При несовпадении замкнутого выхода на клавишную матрицу KO1-KO8 с выходом, соответствующим текущему состоянию счётчика CT, происходит инкремент и все выходы на клавишную матрицу KO1-KO8 устанавливаются в состояние "логического нуля". Сканирование продолжается до совпадения кодов, в этом случае состояние счётчика CT и кодера CDBG заносятся в регистр кода RG и вырабатывается сигнал запроса на обслуживание RQ.
Временная диаграмма работы микросхемы при сканировании приведена на рис. 3.
Выдача данных по последовательному интерфейсу D> происходит путём поочерёдного считывания кода RG, стробируемых сигналом с выхода CTDC.
Временная диаграмма работы микросхемы при передаче данных в последовательный канал приведена на рис. 4.

2.8. Работа микросхемы в режиме дешифратора.

Дешифратор формирует сигналы выбора микросхемы запоминающего устройства (ЗУ) CS1-CS16 по состоянию четырёх старших разрядов адреса линии A12-A15. Переключение микросхемы в режим дешифратора осуществляется подачей напряжения низкого уровня на вход управления дешифратором CODC и высокого уровня на вход KI/DE.
Блок управления записью в ЗУ COWR при наличии низкого уровня на входах END/SYN и WR вырабатывает сигналы записи WRLSB, WRMSB и анализирует состояние линии AD0 при наличии низкого уровня на входе FLBY.
Если линия AD0/SR находится в состоянии "логического нуля", то микросхема вырабатывает сигнал низкого уровня на выход WRLSB. Состоянию "логической единицы" на линии AD0/SR соответствует сигнал низкого уровня на выходе WRMSB.
Если на входе линии FLBY высокий уровень, то запись происходит в оба байта сразу.
Временная диаграмма работы микросхемы в режиме дешифратора приведена на рис. 5.

2.9. Схемы электрические принципиальные входных, выходных и входных-выходных каскадов микросхемы приведены на рис. 6-9.

2.10. Схема применения микросхемы приведена на рис. 10.

2.11. Микросхема выполнена в корпусе 4222.8-2.
Масса микросхемы не более 1,0 г.

3. УКАЗАНИЯ ПО ЭКСПЛУАТАЦИИ

3.1. При работе с микросхемами необходимо предусматривать защиту от статического электричества. Величина допустимого значения статического потенциала 100 В.

3.2. Подача и отключение входных сигналов на микросхему допускается только при включенных источниках питания.

3.3. Входная ёмкость микросхемы, выходная ёмкость микросхемы, ёмкость входа-выхода микросхемы не более 5 пф.

Таблица 1

Примечание:

МПИ - межмодульный параллельный интерфейс по ГОСТ 26765.51-86
ЗУ - запоминающее устройство