МИКРОСХЕМА КА1835ВГ2
ТЕХНИЧЕСКОЕ ОПИСАНИЕ

1. НАЗНАЧЕНИЕ

1.1. Микросхема КА1835ВГ2 - контроллер сменного модуля памяти, предназначена для сопряжения накопителя сменного модуля памяти с персональной микро-ЭВМ.

1.2. Микросхема характеризуется следующими параметрами:

2. УСТРОЙСТВО И РАБОТА

2.1. Назначение выводов микросхемы приведено в табл. 1.

2.2. Структурная схема микросхемы приведена на рис. 1.

2.3. Условные графическое обозначение микросхемы приведено на рис. 2.

2.4. Микросхема обеспечивает адресацию к запоминающему устройству объёмом до 64 Кбайт и имеет выход на последовательный канал, что обеспечивает минимум линий связей сменного модуля памяти с микро-ЭВМ.
Микросхема обеспечивает защиту информации хранимой в накопителе, от несанкционированного доступа, сохранение информации сменного модуля памяти при подключении и отключении от персональной микро-ЭВМ, а так же обеспечивает:
1) приём, дешифрацию и запоминание команды, поступающей в последовательном коде;
2) преобразование последовательной информации в параллельную и наоборот для записи её в накопитель или считывание из накопителя запоминающего устройства (ЗУ) сменного модуля памяти;
3) выдачу управляющих сигналов для обеспечения работы тактируемой памяти;
4) подключение памяти с организацией 4К × 1, 2К × 8
Схемы подключения микросхемы к памяти с организацией 4К × 1, 2К × 8 приведены на рис. 3, 4.

2.2. Микросхема состоит из следующих блоков:
1) буфера последовательных данных BFD→;
2) устройства управления обменом COD→;
3) счётчика битов CTBIT;
4) дешифратора номера бита DCN;
5) регистра состояния RGSA;
6) четырёхразрядного регистра команд RGINS;
7) дешифратора команд DCINS;
8) устройства логики разрешения L;
9) восьмиразрядного регистра данных RGD;
10) шестнадцатиразрядного регистра адреса и дешифратора RGA.
Буфер последовательных данных BFD→ служит для управления направлением передачи данных.
Устройство управления обменом COD→ ориентирует работу микросхемы на приём или выдачу информации.
Счётчик битов CTBIT служит для отсчёта передаваемых битов по последовательному интерфейсу. Совместно с дешифратором номера бита DCN счётчик битов CTBIT обеспечивает запись бита в соответствующий разряд регистра (RGSA, RGINS, RGD, RGA).
Регистр состояния RGSA хранит информацию о состоянии "замка" - наличие доступа к накопителю оперативного запоминающего устройства (ОЗУ), а также о количестве несанкционированных обращений к модулю. Формат регистра состояний RGSA приведён в табл. 2.
Четырёхразрядный регистр команд RGINS с дешифратором команд DCINS определяет внутренний режим работы микросхемы. Формат команд и коды команд приведены в табл. 3.
Устройство логики разрешения L (схема "замка") представляет собой схему сравнения кода, хранящегося в накопителе ОЗУ, с кодом, задаваемым пользователем.
Восьмиразрядный регистр данных RGD преобразует последовательный код, поступающий через буфер последовательных данных BFD→ по линии D→ в восьмиразрядный код данных, выдаваемый на линии D0-D7 при записи, или осуществляет обратное преобразование при считывании информации из накопителя сменного модуля памяти.
Шестнадцатиразрядный регистр адреса и дешифратором RGA преобразует последовательный код адреса, поступающий по линии D→ через буфер BFD→, в тринадцатиразрядный адрес, выдаваемый по линии A0-A12 и один из шестнадцати стробов выбора микросхемы ЗУ (CS0-CS15), а также обеспечивает инкрементное или декрементное изменение адреса при обмене информации.

2.6. Принцип работы

Микросхема предназначена для сопряжения накопителя ОЗУ с центральным процессором по интерфейсу обеспечиваемому микросхемой КА1835ВГ4.
Временная диаграмма работы микросхемы при приёме команды приведена на рис. 5.
Биты команды передаются, начиная со старшего. Запись в регистры микросхемы производится по фронту спада тактового сигнала "строб".
Начальная установка микросхемы производится подачей напряжения высокого уровня на вход последовательного интерфейса "Конец обмена" END. Наличие низкого уровня на входе END производит выборку сменного модуля памяти и свидетельствует о начале обмена.
Передача информации происходит по линии "последовательные данные" D→ и сопровождается сигналом "строб последовательных данных" C. При приёме данных по линии "последовательные данные" D→ микросхема преобразует их в параллельный восьмиразрядный код, а при выдаче на линию "последовательные данные" D→ - параллельный восьмиразрядный код данных - в последовательный.
Отсчёт битов по последовательному интерфейсу происходит побайтно. Первым принимаемым байтом является команда, причём, четыре бита определяют непосредственно команду, а последующие четыре бита имеют произвольное значение.
Микросхема имеет три типа команд:
1) команды пароля ("замка");
2) команды обращения;
3) адресные команды.
Устройство логики разрешения L включается по команде "ЗАКРЫТЬ ЗАМОК", данная команда переводит микросхему в состояние, при котором игнорируются команды записи и чтения массивов информации.
Временные диаграммы выполнения команд пароля приводится на рис. 6, 7.
В накопителе оперативного запоминающего устройства отводится под парольное слово зона с адресами от 0000₁₆ до 0007₁₆.
Команде "ОТКРЫТЬ ЗАМОК" предшествует команда "ЗАПИСАТЬ АДРЕС ЗОНЫ", при которой должен передаваться адрес 0000₁₆. При передаче адреса, отличного от 0000₁₆, команда "ОТКРЫТЬ ЗАМОК" будет игнорирована, замок будет закрыт, счётчик несанкционированных обращений регистра состояний RGSA не изменит своего значения. В случае более чем трёх попыток обращения с "ложным" паролем микросхема устанавливается в состояние, при котором выполняются только команды "ЧТЕНИЕ РЕГИСТРА СОСТОЯНИЙ", "СТЕРЕТЬ СОДЕРЖИМОЕ СМЕННОГО МОДУЛЯ ПАМЯТИ", "ЗАПИСАТЬ АДРЕС ЗОНЫ", "СЧИТАТЬ АДРЕС ЗОНЫ".
Временная диаграмма микросхемы при выполнении команды "ОТКРЫТЬ ЗАМОК" приведена на рис. 9.
Запись и считывание массива данных в накопитель осуществляется как в инкрементном, так и в декрементном режимах изменения адреса внутри массива соответствующими командами.
Временная диаграмма последовательного интерфейса при выполнении команды "СТЕРЕТЬ СОДЕРЖИМОЕ НАКОПИТЕЛЯ" приведена на рис. 7.
Временная диаграмма при записи информации в накопитель приведена на рис. 10. Временная диаграмма при чтении информации из накопителя приведена на рис. 11.
Временные диаграммы последовательного интерфейса выполнения команд микросхемы "СЧИТАТЬ МАССИВ ИНКРЕМЕНТ", "СЧИТАТЬ МАССИВ ДЕКРЕМЕНТ", "ЗАПИСАТЬ МАССИВ ИНКРЕМЕНТ", "ЗАПИСАТЬ МАССИВ ДЕКРЕМЕНТ" приведены на рис. 12, 13.
Временная диаграмма последовательного интерфейса при выполнении команды "ЧТЕНИЕ РЕГИСТРА СОСТОЯНИЯ" приведена на рис. 14.
Запись битов осуществляется по входу "последовательные данные" D→ по фронту сигнала "строб последовательных данных" C, импульсы разрешения параллельной записи EWRMSB, EWRLSB и выбора микросхемы CS0-CS15 накопителя ОЗУ выдаются при приёме восьмого бита байта информации.
Считывание битов осуществляется по входу "последовательные данные" D→ по фронту сигнала "строб последовательных данных" C, импульс выбора микросхемы выдаётся по первому периоду тактирующего сигнала после передачи команды обращения к накопителю.
Команда "СТЕРЕТЬ СОДЕРЖИМОЕ СМЕННОГО МОДУЛЯ ПАМЯТИ" предполагает запись любой информации по всему объёму накопителя ОЗУ в декрементном режиме.
После выполнения данной команды микросхема переводится в состояние парольной системы только при условии передачи числа байтов, соответствующего полному объёму накопителя ОЗУ.
Команде "СТЕРЕТЬ СОДЕРЖИМОЕ СМЕННОГО МОДУЛЯ ПАМЯТИ", предшествует команда "ЗАПИСАТЬ АДРЕС ЗОНЫ" о передаваемым адресом FFFF₁₆. В случае передачи иного адреса команда "СТЕРЕТЬ СОДЕРЖИМОЕ СМЕННОГО МОДУЛЯ ПАМЯТИ" игнорируется.
При передаче информации в накопитель сменного модуля памяти необходимо задать начальный адрес зоны. Количество байт информации передаваемого или принимаемого массива определяется пользователем и может записываться в специально оговорённой зоне "заголовка" со строго заданными адресами в накопителе сменного модуля памяти.
Данные о коде адреса передаются в следующем порядке: сначала старший байт адреса, затем младший байт адреса.
Биты в байтах адреса передаются в порядке уменьшения порядкового номера.
Временные диаграммы последовательного интерфейса микросхемы при выполнении команд "ЗАПИСАТЬ АДРЕС ЗОНЫ", "СЧИТАТЬ АДРЕС ЗОНЫ" приведены на рис. 15, 16.

2.7. Схемы электрические принципиальные входных, выходных и входных-выходных каскадов микросхемы приведены на рис. 17-20.

2.8. Схема применения микросхемы приведена на рис. 21.

2.9. Микросхема выполнена в корпусе 4222.8-2.
Масса микросхемы не более 1,0 г.

3. УКАЗАНИЯ ПО ЭКСПЛУАТАЦИИ

3.1. Подача и отключение входных сигналов на микросхему допускается только при включенных источниках питания.

3.2. При работе с микросхемами необходимо предусматривать защиту от статического электричества.
Величина допустимого значения статического потенциала 100 В.

3.3. Входная ёмкость микросхемы C_I, выходная ёмкость микросхемы C_O, ёмкость входа-выхода микросхемы C_I/O не более 5 пф.

Таблица 1

Таблица 2

Примечание. Биты с четвёртого по восьмой считываются нулём.

Таблица 3

Примечание. X - состояние безразлично.