МИКРОСХЕМА КА1835ВГ5
ТЕХНИЧЕСКОЕ ОПИСАНИЕ

1. НАЗНАЧЕНИЕ

1.1. Микросхема КА1835ВГ5 - контроллер системный, предзначена для использования в персональной микро-ЭВМ (далее микро-ЭВМ) для выполнения функций диспетчера.

1.2. Микросхема характеризуется следующими параметрами:

2.1. Назначение и нумерация выводов микросхемы приведены в табл. 1.

2.2. Структурная схема микросхемы приведена на рис. 1.

2.3. Условное графическое обозначение приведено на рис. 2.

2.4. Микросхема обеспечивает:
1) управление подачей и снятием питания для процессора и контроллеров микро-ЭВМ;
2) выработку сигналов запуска процессора в двух режимах - одноразовым и периодическом;
3) программное распределение адресного пространства между оперативным запоминающим устройством (ОЗУ) и постоянным запоминающим устройством (ПЗУ) посредством формирования в заданных адресных пространствах сигналов "Чтение ОЗУ" RDRAM и "Чтение ПЗУ" RDROM;
4) программное изменение адресного пространства, в котором разрешено формирование сигнала "Запись в ОЗУ" WRRAM;
5) возможность расширения адресного пространства посредством формирования сигнала расширения адреса EXA16 и сигнала "выбора окна" SESW;
6) программное управление подачей частоты на преобразователь питания для жидкокристаллического индикатора (ЖКИ) микро-ЭВМ;
7) выработку сигналов для управления схемой индикации аварии питания;
8) программное управление амплитудой сигнала звонка COA.

2.4.1. Микросхема выполняет вспомагательные функции:
1) формирует опорную частоту для контроллеров микро-ЭВМ;
2) управляет доступом к таймеру микро-ЭВМ;
3) формирует сигнал требования прерывания таймера RQINRFM;
4) осуществляет активный "подброс" шины МПИ "Ответ" AN (кратковременное подключение шины МПИ AN к "выводу питания от источника напряжения") после снятя сигнала "Запись" WR или "Чтение" RD;
5) осуществляет активный "подброс" на выводе "Захват магистрали" TR (кратковременное подключение вывода "Захват магистрали" TR к "выводу питания от источника напряжения");
6) осуществляет выдачу низких уровней напряжения на шинах AD8-AD15 по наличию сигнала "прерывание разрешено" INRE при вводе адрес-вектора;
7) формирует сигнал "Блокировка чтения ОЗУ" DERDRAM в цикле "Запись".

2.5. Микросхема состоит из следующих блоков:
1) блока включения (U);
2) блока включения питающих напряжений (COVT);
3) блока запуска центрального процессора (STP);
4) генератора (G);
5) двунаправленного буфера (BFIO);
6) блока управления буфером (COBF);
7) селектора адреса (SLA);
8) восьмиразрядного регистра режима работы (RG1);
9) восьмиразрядного регистра режима работы (RG2);
10) формирователя сигнала TR (F1);
11) формирователя сигнала INRAO (F2);
12) формирователя сигнала SYNO (F3);
13) формирователя сигнала DERDRAM (F4);
14) формирователя сигнала SESW (F5);
15) формирователя сигнала ANO (F6);
16) формирователя сигналов RDRAM, RDROM (F7);
17) формирователя сигнала WRRAM (F8);
18) формирователя сигнала EXA16 (F9);
19) формирователя сигнала WRBF (F10);
20) блока управления подачей частоты (COF);
21) формирователя сигнала RQINRTM (F11);
22) блока управления схемой аварии питания (COPSB).

2.5.1. Блок включения U предназначен для инициализации работы блока включения питающих напряжений COVT и блока запуска центрального процессора STP.

2.5.1. Блок включения питающих напряжений (COVT) вырабатывает на выходе COVT сигнал включения питания, который управляет схемой подачи питания на процессор и контроллеры микро-ЭВМ.
Кроме того, сигнал COVT используется внутри микросхемы как сигнал разрешающий работу генератора G, формирователь сигнала TR (F1), формирователь сигнала SESW (F5), формирователь сигнала ANO (F6), формирователь сигналов RDRAM, RDROM (F7), формирователь сигнала WRRAM (F8), блока управления подачей частоты (COF), формирователь сигнала RQINRTM (F11), блока запуска ценнтрального процессора (STP), блока управления схемой аварии питания (COPSB).
В отсутствии сигнала COVT работа этих блоков запрещена, и при этом на выводах TR, SESW, ANO, RDRAM, WRRAM, FO2, RQINRTM, STP1, STP2, HPSB, FO1, RDROM устанавливаются низкие уровни напряжения, а выводы COA, DL, C1, C2 находятся в состоянии "Выключено".

2.5.3. Блок запуска центрального процессора (STP) предназначен для выработки сигналов запуска центрального процессора STP1, STP2.
Блок STP работает в следующих режимах:
1) одноразового запуска, когда на вход режима работы MO не подается напряжение низкого уровня;
2) периодического запуска, когда на вход режима работы MO подано напряжение низкого уровня.
Режим одноразового запуска - рабочий режим.
Временные диаграммы работы микросхемы в одноразовом режиме приведены на рис. 3, 4.
Режим периодического запуска используется при отладке процессора микро-ЭВМ. Временные диаграммы работы микросхемы в периодическом режиме приведены на рис.  5.
В отсутствии сигнала запуска центрального процессора STP1 работа генератора G, формирователей сигналов INRAO (F2), SYNO (F3), DERDRAM (F4), EXA16 (F9), WRBF (F10), блока управления буфером (COB), блока управления схемой аварии питания (COPSB) запрещена, при этом на выводах C2, EXA16, DERDRAM, INRAO установлены низкие уровни напряжения, на выводах SYNO, HPSB высокие уровни напряжения, шины AD8-AD15, вывод C1 находится в состоянии "Выключено", а регистры режима работы RG1, RG2 обнуляются.

2.5.4. Генератор G предназначен для генерации опорной частоты (FO1) для контроллеров микро-ЭВМ. Частота генератора определяется внешним конденсатором подключенным к выводам времязадающей цепи генератора C1 и C2.

2.5.5. Через двунаправленный буфер BFIO осуществляется передача адреса в селектор адреса SLA, приём и выдача данных из регистров режима работы RG1, RG2.
Во время приёма центральным процессором адрес-вектора двунаправленный буфер BFIO устанавливает низкие уровни напряжения на шинах AD8-AD15.

2.5.6. Блок управления буфером COBF задаёт направление передачи адрес-вектора буфера BFIO, управляет переводом буфера BFIO в состояние "Выключено", а при подаче сигнала низкого уровня на вход INRE, управляет установлением на шинах AD8-AD15 низких уровней напряжения.

2.5.7. Селектор адреса SLA, анализируя адреса, поступающие из процессора, команд по шинам AD9-AD15, выдаёт разрешение формирователям сигналов SESW, RDRAM, RDROM, WRRAM, EXA16 на выработку соответствующих сигналов, в заданных адресных пространствах.

2.5.8. Через регистры режима работы RG1 и RG2 осуществляется программное управление адресными пространствами, в которых разрешены формирования сигналов SESW, RDROM, RDRAM, WRRAM, EXA16, программное управление подачей частоты на преобразователь питания для ЖКИ микро-ЭВМ, управление амплитудой сигнала звонка COA, а также программный перевод микросхемы в исходное состояние.

2.5.9. Формирователь сигнала TR (F1) предназначен для создания импульса (активного "подброса") длительностью 50-100 нс на выходе TR, через 150-300 нс после появления сигнала ACKTR, и при наличии разрешающего сигнала включения питания COVT. После создания активного "подброса" вывод TR переходит в состояние "Выключено".
Временная диаграмм формирования сигнала TR приведена на рис. 11.

2.5.10. Формирователь сигнала INRAO (F2) производит инвертирование входного сигнала прерывания по внешнему событию INRAI и транслирует его на выход INRAO при наличии разрешающего сигнала STP1.

2.5.11. Формирователь сигнала SYNO (F3) предназначен для выработки сигнала обмен таймера SYNO, определяющего доступ к регистрам таймера микро-ЭВМ, при наличии разрешающего сигнала с блока запуска центрального процессора STP и при одновременной подаче входных сигналов SYNI и SERGTM.

2.5.12. Формирователь сигнала DERDRAM (F4) вырабатывает сигнал, производящий блокировку выдачи данных из ОЗУ микро-ЭВМ в цикле "Запись", при наличии разрешающего сигнала STP1.

2.5.13. Формирователи сигналов SESW (F5), RDRAM, RDROM (F7), WRRAM (F8) предназначены для выработки соответствующих сигналов, при наличии разрешения с селектора адреса SLA, а также при наличии разрешающего сигнала с блока включения питающих напряжений COVT.

2.5.14. Формирователь сигнала ANO (F6) формирует сигнал "Ответ" ANO для центрального процессора микро-ЭВМ при наличии разрешающего сигнала с блока включения питающих напряжений COVT в следующих случаях:
1) по входному сигналу "Ответ" AN;
2) по выходному сигналу "Выбор окна" SESW;
3) по выходному сигналу ""Чтение ПЗУ" RDROM.

При формировании выходного сигнала ANO по сигналам SESW и RDROM на входе-выходе AN формируется выходной сигнал. При Этом ёмкость конденсатора, подключаемого к выводу DL определяет величину задержки установления сигналов ANO и AN после установления сигналов "Запись" WR или "Чтение" RD. Сигнал ANO транслируется в процессор только при наличии сигналов "Чтение" RD или "Запись" WR, поэтому по снятию этих сигналов сигнал ANO снимается независимо от наличия входного сигнала AN, при этом на выводе AN через 150-250 нс формируется активный "подброс" длительностью 50-100 нс.
Временные диаграммы формирования сигналов AN и ANO приведены на рис. 6-9.

2.5.15. Формирователь сигнала EXA16 (F9) предназначен для выработки сигнала расширения адреса EXA16 при наличии разрешающего сигнала с блока запуска центрального процессора STP постоянно, если установлен бит "A16" в регистре режима работы RG1, или на время цикла обращения к дополнительной внешней памяти микро-ЭВМ при наличии разрешения с селектора адреса SLA.

2.5.16. Формирователь сигнала WRBF (F10) предназначен для выработки сигнала записи в цифро-аналоговый преобразователь WRBF при наличии входных сигналов WR и SE2, а также при наличии разрешающего сигнала STP1.

2.5.17. Блок управления подачей частоты (COF) транслирует входную частоту FI на выход FO2, при наличии разрешающего сигнала с блока включения питающих напряжений (COVT) и если бит "Запрет частоты" регистра режима RG2 установлен на "0". Если этот бит установлен на "1", частота не транслируется.

2.5.18. Формирователь сигнала RQINRTM (F11) транслирует на выход RQINRTM входной сигнал включения от таймера BGTM при наличии разрешающих сигналов STP1, STP2.

2.5.19. Блок управления схемой аварии (COPSB) предназначен для фиксирования (после установления сигнала STP1) наличия низкого уровня напряжения на выводе PSB продолжительностью более двух периодов входной частоты, подаваемой на вход FI. После фиксации наличия низкого уровня блок сам поддерживает низкий уровень напряжения на выводе PSB, а на выход HPSB транслирует частоту для управления схемой визуальной индикации аварии питания. На выходе COA производится чередование низкого уровня напряжения и состояния "Выключено", что используется для звуковой сигнализации аварии питания, с таким же периодам производится чередование значений бита "COA" регистра RG1. Временная диаграмма формирования сигналов управления схемой индикации аварии источника питания приведена на рис. 12.

2.6. Функционирование микросхемы

2.6.1. В исходное состояние микросхема устанавливается при подаче низкого уровня напряжения на вход STOP. В этом случае при отсутствии сигнала COVT, работа всех блоков, за исключением блока включения U, блокирована.

2.6.2. Начальный запуск микросхемы происходит при подаче сигнала на вход START или при подаче фронта нарастания сигнала на вход BGTM. При этом микросхема вырабатывает сигнал включения питания COVT и сигналы запуска центрального процессора STP1, STP2.

2.6.3. При повторной подаче сигнала на вход START происходит перезапуск центрального процессора, т.е. сброс и повторное формирование сигналов STP1 и STP2.

2.6.4. В отсутствии сигнала STP1 регистры режима работы RG1 и RG2 обнулены. Изменение информации в регистрах режима работы RG1 и RG2 производится в цикле "Запись" при наличии сигнала на входе SE1 или SE2 и сигнала на входе SYNI.
Содержимое регистров режима работы RG1 и RG2 можно прочесть пли наличии сигнала на входе SE1 или SE2 в цикле "Чтение". При записи в регистры режима работы RG1 и RG2, а также при чтении содержимого регистров RG1, RG2 микросхема сигнал ANO не вырабатывает. Формат регистра режима работы RG1 приведен в табл. 4. Формат регистра режима работы RG2 приведен в табл. 5.
Временные диаграммы работы микросхемы в цикле "Чтение", "Запись" приведены на рис. 13, 14.

2.6.5. Информация в битах "Запись 1" и "Запись 2" регистра режима работы RG1 определяет адресные пространства в которых разрешено формирование сигнала WRRAM, в табл. 2 приведена эта зависимость.
Информация в битах "ПЗУ", "Чтение 1", "Чтение 2" регистра режима работы RG1 определяет адресные пространства в которых разрешено формирование сигналов RDROM, RDRAM. В табл. 3 приведены эти зависимости. При установке бита "Запрет RDROM" регистра режима работы RG2 в "1" выработка сигнала RDROM запрещена.
При установке бита "Разрешение окна" регистра работы RG2 в "0" сигнал SESW вырабатывается при обращении к адресам 160000...163777, а при установке этого бита в "1" сигнал SESW формируется дополнительно про обращении к адресному пространству 160000...163777.
При установке бита "Системный" регистра работы RG2 в "0" в адресном пространстве формирования сигнала SESW всегда вырабатывается сигнал "Запись в ОЗУ" WRRAM и "Чтение ОЗУ" RDRAM. При установке бита "Системный" в "1" сигнал "Запись в ОЗУ" WRRAM блокируется в адресах 160000...163777.
При установке бита "Разрешение окна" регистра работы RG2 в "1" выработка сигнала SESW запрещена.
При установке бита "ПЗУ системное" регистра работы RG2 в "1" в адресном пространстве 160000...163777 формируется сигнал RDROM, при этом сигнал SESW не вырабатывается.
При установке бита "Расширение ОЗУ" регистра работы RG2 в "1" в адресных пространствах, приведенных в табл. 6, на выходе расширения сигнала EXA16 формируется сигнал по длительности совпадающей с сигналом "Обмен" SYNI. При этом запрещается формирование сигнала "Чтение ПЗУ" RDROM в адресном пространстве 0...157776.
При установке бита "A16" регистра работы RG2 в "1" на выходе расширения адреса EXA16 устанавливается постоянно высокий уровень напряжения и запрещается выработка сигналов "Запись в ОЗУ" WRRAM, "Чтение ОЗУ" RDRAM, "Чтение ПЗУ" RDROM во всем адресном пространстве, кроме адресного пространства в котором формируется сигнал "Выбор окна" SESW.
При установке бита "Запрет сигнала AN по сигналу RDROM" регистра работы RG2 в "1" сигналы "Ответ" ANO и AN по сигналу "Чтение ПЗУ" RDROM микросхемой не вырабатываются.

2.6.6. Если блоком управления схемой аварии питания (COPSB) не было зафиксировано наличия низкого уровня напряжения на выводе PSB, то состояние вывода управления амплитудой сигнала звонка COA можно изменить программно. При установке бита "COA" регистра режима работы RG1 в "0" на выходе COA устанавливается низкий уровень напряжения, при установке этого бита в "1" - выход COA переходит в состояние "Выключено".

2.6.7. При установке бита "Выключено" регистра работы RG1 в "1" происходит снятие сигнала включения питания COVT, и следовательно, установка микросхемы в исходное состояние.

2.7. Схема применения микросхемы приведена на рис. 15.

2.8. Входные, выходные и входные-выходные каскады микросхемы приведены на рис. 16-23.

2.9. Микросхема выполнена в корпусе 4222.48-2.
Масса микросхемы не более 1,0 г.

3. УКАЗАНИЯ ПО ЭКСПЛУАТАЦИИ

3.1. При работе с микросхемами необходимо предусматривать защиту от статического электричества. Величина допустимого статического потенциала 100 В.

3.2. Подача и отключение входных сигналов на микросхему допускается только при включенных источниках питания.

3.3. Входная ёмкость не более 15 пФ, выходная ёмкость не более 15 пФ, ёмкость входа/выхода не более 15 пФ.

Таблица 1

Таблица 2

Таблица 3

* - состояние бита безразлично

Таблица 4 - формат регистра режима работы RG1

Таблица 5 - формат регистра режима работы RG2

Таблица 6

* - состояние бита безразлично
** - сигнал на выходе присутствует постоянно